



Universidad de Guadalajara
Centro Universitario de Ciencias Exactas e
Ingeniería
Ingeniería en Computación

Actividad 02 - Compuertas Lógicas

Unidad de Aprendizaje: Arquitectura de Computadoras

Profesor: Jorge Ernesto López Arce Delgado

Hecho por: Carlos Andrés Rodríguez Pelayo

Fecha de Entrega: 31 de Enero del 2026

28/02/2026

Carlos Andrés Rodríguez Pelayo

Actividad 2.

¿Qué es una FPGA? Como se relaciona con el lenguaje de descripción de hardware "VERILOG".

Una FPGA es un tipo de chip que se puede "programar" después de fabricado, usando bloques de lógica configurables y rutas de conexión reprogramables. Gracias a esto, una misma FPGA puede implementar desde un simple contador hasta un procesador.

Verilog es un lenguaje de descripción de hardware que permite escribir el comportamiento y la estructura de un circuito digital de forma textual.

Para usar una FPGA, normalmente se escribe el diseño en Verilog.

Compuertas Lógicas

Compuerta AND

Tabla de Verdad:


A	B	C
0	0	0
0	1	0
1	0	0
1	1	1

Verilog:


$C = a \& b;$

Simbología:

$A \cdot B$



Arreglo de transistores:




Compuerta OR

Tabla de Verdad:

A	B	C
0	0	0
0	1	1
1	0	1
1	1	1


Simbología:



Verilog:

$C = a | b;$

Arreglo de transistores:




Compuerta NOT

Tabla de Verdad:

A	C
0	1
1	0


Simbología:



Verilog:

$C = \sim a;$

Arreglo de transistores:




Compuerta NAND

Tabla de Verdad:

A	B	C
0	0	1
0	1	1
1	0	1
1	1	0


Simbología:



Verilog:

$$C = \sim(a \& b)$$

Arreglo de transistores:




Compuerta NOR

Tabla de Verdad:

A	B	C
0	0	1
0	1	0
1	0	0
1	1	0


Simbología:



Verilog:

$$C = \sim(a | b)$$

Arreglo de transistores:



Compuerta XOR


Tabla de Verdad:

A	B	C
0	0	0
0	1	1
1	0	1
1	1	0


Verilog:

$$C = a \wedge b;$$

Simbología:



Arreglo de transistores:



Compuerta XNOR


Tabla de Verdad:

A	B	C
0	0	1
0	1	0
1	0	0
1	1	1


Verilog:

$$C = a \sim \wedge b;$$

Simbología:



Arreglo de transistores:



Objetivos:

- **Verificación de Herramientas:** Corroborar la correcta instalación y funcionamiento del software de simulación HDL (ModelSim - Intel FPGA Edition) para asegurar un entorno de trabajo estable durante el semestre.
- **Dominio de Sintaxis:** Comprender y aplicar la sintaxis de los operadores lógicos en el lenguaje Verilog para después desarrollar el código de manera funcional.
- **Implementación de Unidades Lógicas:** Diseñar un módulo funcional que integre las 7 compuertas lógicas principales (AND, OR, NOT, NAND, NOR, XOR, XNOR) operando a nivel de 1 bit.
- **Análisis de Señales:** Validar el comportamiento de las compuertas mediante la observación de diagramas de tiempos (waves) para asegurar que coincidan con las tablas de verdad.

Desarrollo:

Para el código, se utilizó la palabra reservada assign, con la cuál pudimos indicar que tenía que hacer cada variable (compuerta lógica). Se implementaron AND (&), OR (|) y NOT (~). Para la compuerta NOT, se tomó únicamente la entrada A, e invertí esta misma.

Las compuertas NAND y NOR se realizaron aplicando el operador de negación (~) al resultado de la operación base encerrada en paréntesis, asegurando que la inversión ocurra después de la función lógica. Se utilizó el símbolo de elevación (^) para la XOR y la combinación de ~^ para la XNOR.

Finalmente, Para demostrar que la actividad se realizó satisfactoriamente, se ejecutó una simulación cubriendo las cuatro combinaciones posibles de las entradas confirmando que no existen errores de compilación. Se forzaron valores lógicos a las señales de entrada mediante comandos force. Posteriormente el código fue pasado por el analizador del software con “waves”, la estructura final del archivo permite que, al variar los estados de A y B, las siete salidas cambien simultáneamente respetando las tablas de verdad investigadas en la introducción.

Como se observa en la captura de pantalla de la simulación, cuando las entradas a y b están en alto, la salida c (AND) se mantiene en alto, mientras que e (NAND) cambia a bajo, cumpliendo con las tablas de verdad previamente investigadas y escritas en esta actividad. Este proceso se repitió para cada transición, validando que el diseño y el compilador están funcionando correctamente.

Conclusiones:

La realización de esta actividad me permitió cumplir satisfactoriamente con los objetivos planteados al inicio sin ayuda de nada ni nadie, permitiéndome comprender la sintaxis de VeriLog (algo que jamás había usado) y sus resultados puestos en la práctica.

La simulación fue la herramienta clave para corroborar que el diseño lógico es correcto. Al observar el diagrama de ondas, se verificó que cada una de las ocho salidas (c a j) responde con precisión a las tablas de verdad teóricas de las compuertas AND, OR, NAND, NOR, XOR, XNOR y NOT.

Finalmente, esta actividad refuerza la importancia del lenguaje de descripción de hardware (HDL) como un puente entre la teoría y la implementación física. La capacidad de integrar múltiples operaciones en un solo archivo fuente simplificó mucho el diseño de lo requerido, y eso fue necesario para sentar las bases necesarias para el desarrollo de las siguientes actividades que se me requieran.

Bibliografía:

Millón, R. A. (2022). *Comparación de enfoques de desarrollo HDL y HLL en FPGA para aplicaciones de procesamiento de imágenes*. Universidad Nacional de San Juan.

Pérez Merlos, J. C., Salgado Gallegos, M., Albarrán Trujillo, S. E., & Pérez Merlos, J. de J. (2024). Diseño Y Construcción De Una Fuente Buck Controlada Por Un FPGA Para Un Inversor Trifásico. *Ideas en Ciencias de la Ingeniería*, 2(1), 30. <https://doi.org/10.36677/ideaseningenieria.v2i1.22442>

Transistores en compuertas lógicas. (2016, septiembre 18). tantakatanblog. <https://tantakatanblog.wordpress.com/2016/09/18/transistores/>

(S/f). Scielo.cl. Recuperado el 1 de febrero de 2026, de https://www.scielo.cl/scielo.php?script=sci_arttext&pid=S0718-07642010000200012&lng=en&nrm=iso&tlng=en